本周，三星电子和新思科技宣布，三星已经推出了其首款基于三星晶圆代工的 3nm 全环绕栅极 （GAA） 工艺技术的移动片上系统。来自电子设计自动化Synopsys的公告进一步指出，三星使用 Synopsys.ai EDA套件来放置布局并验证SoC的设计，从而实现更高的性能。
三星未命名的高性能移动 SoC 依赖于“旗舰”通用 CPU 和 GPU 架构以及 Synopsys 的各种 IP 模块。SoC 设计人员使用 Synopsys.ai EDA 软件，包括 Synopsys DSO.ai 来微调设计并最大限度地提高产量，以及 Synopsys Fusion Compiler RTL 到 GDSII 解决方案，以实现更高的性能、更低的功耗和优化面积 （PPA）。
虽然三星使用 Synopsys.ai 套件开发高性能SoC的消息很重要，但这一公告还有另一个更重要的方面：这意味着三星终于在其尖端的3nm GAAFET工艺上流片了先进的智能手机应用处理器。
尽管三星晶圆代工在其配备GAA的SF3E（3纳米级“早期”节点）工艺上生产芯片已有近两年的时间，但三星电子从未将这项技术用于智能手机或其他复杂设备的片上系统。迄今为止，SF3E主要用于加密货币挖矿芯片，这可能是由于作为业界第一个商业GAAFET工艺所不可避免的早期初期和良率问题。
目前，三星尚未透露SoC使用的具体工艺节点;三星/Synposys 的官方公告仅指出它适用于 GAA 工艺节点。除了第一代 3nm 级 SF3E，三星代工还拥有更复杂的 SF3 制造技术，该技术比 SF3E 提供了许多改进，并将在未来几个季度用于大规模生产。考虑到宣布的时机，合理的赌注是他们正在使用SF3。
至于三星与Synopsys的工具合作伙伴关系，后者的工具被认为为芯片设计提供了一些重大的性能改进。特别是，两家公司将这些工具归功于将芯片的峰值时钟速度提高了300MHz，同时将动态功耗降低了10%。为了实现这一目标，三星电子的 SoC 开发人员使用设计分区优化、多源时钟树综合 （MSCTS） 和智能线优化来减少信号干扰，并采用更简单的分层方法。根据联合新闻稿，通过使用 Synopsys Fusion Compiler，他们完成了所有这些工作，同时能够跳过数周的“手动”设计工作。
“我们的长期合作提供了领先的SoC设计，”三星电子SLSI副总裁Kijoon Hong说。“这是一个了不起的里程碑，与Synopsys合作，在最先进的移动CPU内核和SoC设计上成功实现了最高的性能、功耗和面积。我们不仅证明了人工智能驱动的解决方案可以帮助我们实现最先进的GAA工艺技术的PPA目标，而且通过我们的合作，我们建立了一个超高生产率的设计系统，该系统始终如一地提供令人印象深刻的结果。