高通吧 关注:173,112贴子:4,204,268
  • 14回复贴,共1

兄弟们华为既然没有euv做不了5nm

只看楼主收藏回复

兄弟们华为既然没有euv做不了5nm,是不是可以在7nm用gaa达到n4p的能效


IP属地:上海来自Android客户端1楼2024-10-28 21:15回复
    理论上可以


    IP属地:浙江来自Android客户端2楼2024-10-28 21:27
    收起回复
      明显不能,因为就是多少nm间距精度,gaa是形式改变。


      IP属地:广东来自Android客户端3楼2024-10-29 04:58
      回复
        可以,结构和线宽本来就是两回事


        IP属地:北京来自iPhone客户端4楼2024-10-29 07:52
        回复
          不能等效吧!晶体管尺寸和最小线宽,决定了单位面积晶体管数量密度

          而组成 SOC每个功能单元CPU GPU ISP NPU 基带 ,寄存器 cache SRAM 的 ,,与、或、非 相互组合逻辑电路,传输门、三态门 OD开漏门,模拟线性电路, ,基本单位“晶体管”一个都不能省

          GaaFET 工艺,只是降低单个晶体管 开关损耗,可以提高逻辑电路工作时钟频率,降发热功耗,,电路上是和FinFET晶体管一比一功能替换,,Gaa工艺省不了晶体管

          相同工艺制程下单个晶体管面积占用,GaaFET 还更大,根本替换不了

          而且华为没有芯片FAB工厂晶圆制造能力,芯片封测都是找 国内外包的


          IP属地:福建5楼2024-10-29 08:24
          收起回复
            成本


            IP属地:河南来自Android客户端6楼2024-10-29 09:02
            回复
              理论上来说是可以的


              IP属地:四川来自iPhone客户端7楼2024-10-29 09:35
              回复
                现在的晶体管工艺只能提供部分改善已经提供不了全局改善了这是chiplet兴起的背景。无背供电的gaa改善的主要是3g出头的能效,你要跑个接近4g的水平它只能带来副作用。3g以下gaa工艺跟n3p不会有什么差异。2g以下测出互有胜负也不奇怪。gaa甚至会小幅恶化1g以下的能效。


                IP属地:贵州8楼2024-10-29 09:40
                回复
                  他要是真不计成本就搞chiplet,8核一组的堆上24个核,频率就定在能效最高的位置,做出X3D缓存,再试试把内存也封装到一起去。要不就等他慢慢打磨技术路线吧


                  IP属地:辽宁9楼2024-10-29 16:42
                  回复
                    成本是最关键的因素,GAA良率能上去吗?步骤多多少?


                    IP属地:内蒙古来自Android客户端10楼2024-10-29 17:00
                    收起回复